本文重点说明：数据波形的上升下降时间对DAC输出的影响

一、试验电路组成

             使用软件的数据发生器配置地址0000数据为10101001，地址0001数据为01010110，2个地址循环输出数据到8 Bit的DAC里面，VDD为5V，理论上应该是3.3V和1.68V的方波循环，

,若R=1kohm,C=0.1nF,则，-3dB截止点在503Hz，数据传输频率是500Hz

 通过图一仿真，DAC输出稳定，理论与仿真符合。

                                            图一

 若R=1kohm,C=1nF,-3dB截止点在159Hz，数据传输频率保持500Hz，从图二看，D7输出已经开始有干扰，但下降沿和上升沿仍陡峭，没有变形，DAC输出仍是稳定的

                                  图 二

若R=1kohm,C=10nF,-3dB截止点在50Hz，数据传输频率保持500Hz；从图三看，D7输出已经开始，下降沿和上升沿变缓，造成DAC输出错误

                                                      图三

若R=1kohm,C=100nF,-3dB截止点在15Hz，数据传输频率保持500Hz；从图三看，D7输出已经开始，下降沿和上升沿变更缓，造成DAC输出错误更明显